PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-109977

(43) Date of publication of application: 30.04,1993

(51)Int.Cl.

H01L 25/065 H01L 25/07

H01L 25/18

(21)Application number: 03-270864

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

18.10.1991

(72)Inventor: MIYAJIMA TATSUO


en'

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To eliminate a vacant space of an IC chip having multiple terminals and a small circuit area and also obtain a semiconductor device comprising various kinds of IC chips.

CONSTITUTION: A semiconductor device comprises pads 2 for connecting wire bonding pads 1 with an IC chip A, an IC chip B with bumps 3 made of noble metal formed with a thickness of 10µm or less formed on the pads 2 and the IC chip A equipped with pads 5 corresponding to the pads 2, wherein the pads 5 of the IC chip A are thermo-compression bonded to the pads 2 of the IC chip B. Thus IC chips of similar or dissimilar kinds having multiple terminals which can effectively eliminate a vacant space on the IC chip having a small circuit part can be easily made composite. (c)



LEGAL STATUS

[Date of request for examination]

04.07.1995

[Date of sending the examiner's decision of

22.07.1997

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-109977

(43)公開日 平成5年(1993)4月30日

(51)Int.Cl.⁵
H 0 1 L 25/065
25/07
25/18

7220-4M

庁内整理番号

FΙ

技術表示箇所

H01L 25/08

В

審査請求 未請求 請求項の数8(全 7 頁)

(21)出願番号

(22)出顧日

特願平3-270864

平成3年(1991)10月18日

識別配号

ŀ

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 宮嶋 辰夫 伊丹市瑞原4丁目1番地 三菱電機株式会

社北伊丹製作所内

(74)代理人 弁理士 高田 守 (外1名)


(54)【発明の名称】 半導体装置

(57)【要約】

【目的】 多端子で、回路部分の面積の小さなICチップの空きスペースをなくすとともに、多様な種類のIC チップからなる半導体装置を得る。

【構成】 ワイヤボンディングパッド1とICチップAを接続するためのパッド2が設けられ、このパッド2上に貴金属からなるバンプ3をその厚みを10μm以下に形成したICチップBと、パッド2に対応するパッド5が設けられたICチップAとを有し、ICチップAのパッド5をバンブ3を介してICチップBのパッド2に熱圧着したことを特徴としている。

【効果】 多端子で、かつ回路部分の小さな I C チップ 上の空きスペースを効果的になくすととができ、同種、 または異種の I C チップの複合化が容易となる。



5 外部端子取り出しのためのICチップAのパッド

A ICチップ B ICチップ 10

1

【特許請求の範囲】

【請求項1】 周縁部にパッドが形成された少なくとも 1個のICチップAと、このICチップAの前記パッド の各々またはその一部のパッドに対応して重ね合う位置 にパッドをもち、かつワイヤボンドのために十分な大き さのワイヤボンディングパッドを周縁部にもつICチップBとが、前記ICチップAのパッドとICチップBの パッドのいずれか一方、もしくは双方のパッド上に形成 された貴金属からなるパンプにより熱圧着されていることを特徴とする半導体装置。

【請求項2】 貴金属からなるパンプは、厚みが10 μ m以下であることを特徴とする請求項1記載の半導体装置。

【請求項3】 貴金属からなるバンプによって熱圧着する I CチップAのパッドが I CチップAの平面内の任意の位置に配置されていることを特徴とする請求項 1 記載の半導体装置。

【請求項4】 ICチップBのバンプによってICチッ は、ブAのバッドと熱圧着されるバッドの各々が対応するワ チッイヤボンディングバッドと前記ICチップBの表面部分 20 る。 に形成された配線によって電気的に接続されていること を特徴とする請求項1記載の半導体装置。

【請求項5】 ICチップAとICチップBとの間にバンプにより形成される隙間に樹脂が充填されていることを特徴とする請求項1記載の半導体装置。

【請求項6】 ICチップAおよびICチップBはいずれも集積回路または能動素子を搭載していることを特徴とする請求項1記載の半導体装置。

【請求項7】 ICチップAおよびICチップBはいずれも集積回路を搭載しており、ICチップAは複数個が 30設けられ、少なくともICチップAの1つが他のICチップAに搭載された集積回路と動作原理の異なる能動素子の集積回路で構成されていることを特徴とする請求項6記載の半導体装置。

【請求項8】 ICチップAは複数個が設けられ、少なくともその1つが他のICチップと基板材料を異にしていることを特徴とする請求項6記載の半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、多数の入出力ピンを有 40 する1Cチップと、回路部分が小さく、空きスペースがないパッドサイズを有する1Cチップとを接続して構成された半導体装置に関するものである。

[0002]

【従来の技術】以下では、1Cチップとしてグルーロジック(アンド、オア等の基本ロジック)のように、極めて I / O数の多いゲートアレイ(以下、G/Aと記す)を例にとり、図9(a)、(b)を参照して説明する。ゲート数が2~3 Kゲートで、I / O数が120~160ピンも必要な場合、あるいは将来、設計ルールが0.

6μm, 0.4μmとファイン化し、図9(a), (b) に示すように、ロジック部12が小さくなるとワイヤボンディングパッド11がチップサイズを決定してしまうため、1CチップCに空きスペース13が生じてしまう。ワイヤボンディングパッド11は、現状のワイ

ヤボンディング装置のキャビラリの大きさ、位置精度、 チップテストビンの機械的制限等から100μmビッチ 程度が限界である。とのため、必要な入出力端子数、す なわた、ロスセボンディングバッド数が決まると、図9

程度が限界である。とのため、必要な入出力端子数、すなわち、ワイヤボンディングバッド数が決まると、図9(a)あるいは千鳥状にワイヤボンディングパッド11を並べた図9(b)のように、最小のチップサイズが決定してしまう。図9(b)の千鳥状にワイヤボンディングパッド11を作れば空きスペース13は大幅に改善できるが、フレームへのワイヤボンディングに工夫が必要となる。いずれにせよ、ワイヤボンディングバッド11の1個の大きさが100μmの幅程度と、絶対値の制限

をもっているため、図9(a), (b)の従来技術では、入出力端子数と内部ロジックのサイズの関係でICチップC内に空きスペース13ができてしまう場合があ

[0003]

【発明が解決しようとする課題】上記従来構造の欠点、すなわち入出力端子数がICチップCのロジック回路(G/Aの場合)のサイズに比べて多い場合、あるいは 将来、デザインルールがファイン化してロジック部分が 現在のサイズよりはるかに小さくなった場合、図9(a)、(b)に示すようなICチップC内に空きスペース13が生じ、チップコストが低減できなくなる。 【0004】本発明は、上記のような従来の欠点を解決

するためになされたもので、新しいチップ構造と、異種 プロセスのチップの複合化、異種材料のチップの複合化 をはかった半導体装置を得ることを目的とするものであ る。

[0005]

【課題を解決するための手段】本発明に係る半導体装置は、1つのICチップAと他のICチップBの少なくとも2つのICチップより構成し、ICチップAはワイヤボンディングバッドよりはるかに小さなバッドをもち、このバッドとICチップBの対応するバッドとを、前記両バッドの一方または双方に形成した費金属からなるバンプにより熱圧着したものである。

【0006】また、パンプは厚みを10μm以下としたものである。さらに、ICチップAのパッドがICチップAの平面内の任意の位置に配置されたものである。また、ICチップBのパッドと対応するワイヤボンディングパッドとは配線により接続されている。さらに、ICチップAとICチップBとの間にパンプにより形成される隙間には樹脂が充填されている。また、ICチップAおよびICチップBにはいずれも集積回路または能動素50子が搭載され、ICチップAに複数個が設けられ、その

うちの少なくとも1つは他と異なる動作原理の能動素子となっており、さらに複数のICチップAのうち少なくとも1つは他のものと基板材料を異にしたものである。 【0007】

【作用】本発明においては、ICチップAのバッドは、 貴金属による熱圧着が可能であればよいため、原理的に ICチップAに空きスペースができないようなバッドサ イズを選べる。一方、ICチップBは単に配線のみの時 は低コスト化が可能で、高価なプロセスを用いるICチ ップAに空きスペースを作るより低コスト化が期待でき る。

【0008】また、【CチップAと】CチップBとの接続は【CチップAの平面内の任意の位置で行える。また、【CチップBは配線でバンプとワイヤボンディングパッドとを接続しているので、低抵抗化が容易となる。また、隙間に充填された樹脂により樹脂モールド時の加圧力による両【CチップA、Bの接触が防止される。また、両【CチップA、Bに種々の集積回路や能動素子を搭載するととにより大規模、複雑なマルチチップLSIが得られる。

[0009]

【実施例】以下、本発明の一実施例を図について説明する。図1(a)~(c)は本発明の一実施例を示す図で、図1(a),(b)はICチップBの平面図と側面図であり、図1(c)はICチップAの平面図である。この実施例は、ICチップBに、ICチップAのバッド5と対応するバッド2を設け、このパッド2にICチップAのハッド5を熱圧着するためのバンプ3が形成され、さらにワイヤボンディングバッド1と、このワイヤボンディングバッド1をバッド2に電気的に接続する配30線(多層配線でもよい)4を備えた最も単純な一例を示す。なお、配線4は図1(a)の平面図では省略されている。図2はICチップAとICチップBが熱圧着された状態を示す。

【0010】図1において、ICチップBは通常のIC製造に用いられる少なくとも1つの主面を、鏡面研磨したシリコンウェハを通常の酸化工程を通して表面を酸化したのち、A1の蒸着と、その後の写真製版工程によりパッド2、ワイヤボンディングパッド1および前記パッド2とワイヤボンディングパッド1を接続する配線4を形成する。次に、パッド2の部分に写真製版と化学的メッキにより、パッド2の上に金のパンプ3を約7μmの厚さに形成する。この厚さ(10μm以下)は、通常の写真製版で形成可能な写真製版の感光性レジスト膜の限界で、これ以上厚い膜厚を得るには特別な技術、装置を必要とする。また、本例ではバンブ3の厚さを7μmとしたが、これはICチップA、Bの表面構造、ICチップAの厚さおよびICチップAの大きさにより、10μm以下の厚さで任意に選べる。1CチップBのパッド5はA1-Ti

一A u等の構造を用い、金でメタライズする。次に、I CチップAとICチップBを重ね赤外線顕微鏡による位置合わせをしたのち、100~150℃のN, ガス中でバンプ3の接触面積に対して50~500Kg重/cm²)の加圧をし、約10分間で強固な接続を得る。この状態を図2(a),(b)に示す。

【0011】本実施例により、例えば多数の1/Oを有する比較的小ゲート数のゲートアレイや、多端子で、かつデザインルールがファインになり、ワイヤボンディングパッドによりチップサイズが決定され、チップ内に空きスペースができる従来例の場合に対し、低コストの有効な解決策となる。

【0012】図3(a)~(c)は本発明の他の実施例 を示すもので、図3(a),(b)はICチップBの平 面図と側面図、図3 (c)はICチップAの平面図であ る。この実施例は【CチップAのバッド5を【Cチップ Aの任意の場所に設けた例を示す。また、図4(a), (b) に I CチップAと I CチップBに接続した状態を 20 示す。なお、図3、図4におけるその他の符号は図1、 図2と同じものを示す。バンプ3によるICチップAと ICチップBの接続を任意の場所に設けることにより、 以下のような作用効果が得られる。(1) ICチップB の配線4は、ICチップAより当然低抵抗(配線を厚 く、幅を広く) に形成できる。したがって、電源供給, 接地をICチップAの任意の場所にとれることにより、 ICチップAの設計の自由度が大幅に改善されるととも に、全体として耐ノイズ性に優れた構成が可能となる。 (2) バンプ3間の距離が、例えば1mm以下になるよ うにして、ICチップAの全体にパッド5およびパンプ 3を分布させれば、バンプ3の厚さを5μm程度まで薄 くできる。これは樹脂モールド時の樹脂への加圧力によ り、バンプ3間でシリコン基板が変形し、ICチップA と1CチップBとが接触することがなくなるためであ る。とのように、ICチップAの任意の部分に、バンプ 3により接触を行うことにより、バンプ3の厚さを限度 一杯まで薄くでき、バンプ形成が一層容易となる。

[0013]図5(a),(b)は本発明の他の実施例を示す図で、1CチップAとICチップBとがモールドプレスの圧力による機械的変形で、その対向する面が接触するのを防ぐ方法を示すものである。すなわち、ICチップAとICチップBとを熱圧着後、室温付近では粘度が低い熱重合タイプの充填樹脂6をICチップA,ICチップBの間の隙間に毛細管現象を利用して注入する。しかる後、熱硬化し、またはそのままで樹脂モールドをする。この構造とすれば、樹脂モールド時の圧力でICチップAとICチップBの対向する面が接触することが避けられる。

□以下の厚さで任意に選べる。ICチップBのバンプ3 【0014】図6(a), (b) は本発明のさらに他ので接合されるべきICチップAのバッド5はA1-Ti 50 実施例を示す図で、ICチップBにバイボーラプロセス

によるI/F回路やアナログ回路を搭載した例を示す。 との場合、ICチップAはフルCMOS回路とし、従来 であればBi-CMOSプロセスを必要としてプロセス 自体が高価となるのに対し、本方法ではCMOSプロセ スとバイポーラプロセスを各々のICチップA、Bに適 用することにより、安価に自由なチップ構成が得られ る。なお、7はバイボーラ素子部分を示す。

【0015】図7(a), (b) は本発明のさらに他の 実施例を示す図で、ICチップAが複数個となる場合を 示す。 I CチップA、 ~A、で示す I CチップA は、異 10 なるプロセス、異なる動作原理の能動素子で形成すると とにより、例えばバイポーラアナログICチップ、CM OSロジック、ECLメモリ、CMOSメモリ等によ り、また、ICチップBにも能動素子を搭載することに より、大規模、複雑なマルチチップLSI・ICを構成 できる。

【0016】図8(a). (b) は本発明のさらに他の 実施例を示す図で、ICチップAに異種材料のICチッ プまたは能動素子を少なくとも1個搭載した例を示すも のである。例えば、ICチップAの1つであるICチッ 20 成図である。 プA、にGaAsの髙周波プリスケーラを、ICチップ A, に高速ロジックを、また、ICチップA, にSi基 板のCMOSロジック1Cチップを用いて、GHz帯の 通信用LSIICを構成することが可能となる。その 他、LEDチップを搭載してホトカプラの構成も可能と なる(図示していない)。

[0017]


【発明の効果】以上説明したように、本発明によれば、 ワイヤボンディングバッドの物理的寸法の下限によっ て、ワイヤボンディングパッドの数が多いときは、その 30 2 外部端子取り出しのためのICチップBのパッド 数によってチップサイズが決定された1つまたは複数の 【Cチップを他方の【Cチップに接続する構成としたの で、一方のICチップに空きスペースが生じるという不 具合を解消できる。また、貴金属からなるバンブは厚み が10μm以下であるので、通常の写真製版技術で容易 に実現できる。

【0018】さらに、ICチップAのパッドを、CのI CチップAの平面内の任意の位置に分布させることがで きるので、ICチップBとの接続が任意の位置で実現で きる。さらに、ICチップBのワイヤボンディングパッ ドとバンプとを配線で接続したので、ICチップAより 低抵抗に形成でき、ICチップAの設計の自由度が大幅 に改善される。また、ICチップAとICチップBとの 間にパンプにより形成された隙間に樹脂が充填されてい るので、樹脂モールド時の樹脂への加圧力によっても両 ICチップA、Bが接触することがなく、バンプの厚さ を5 µm程度まで薄くできる。


【0019】さらに、ICチップAを同一種類または異 なる種類の集積回路または能動素子で構成し、これを「 CチップBに接続するようにしたので、大規模、複雑な マルチ・チップLSIを構成できる。

【図面の簡単な説明】


- 【図1】本発明の一実施例を示す図である。
- 【図2】図1の接続状態を示す構成図である。
- 【図3】本発明の他の実施例を示す図である。
- 【図4】図3の接続状態を示す構成図である。
- 【図5】本発明のさらに他の実施例の接続状態を示す構
- 【図6】本発明のさらに他の実施例を示す図である。
 - 【図7】本発明のさらに他の実施例を示す異なるプロセ ス、動作原理のチップの組み合わせ例を示す構成図であ る。
 - 【図8】本発明のさらに他の実施例を示す図で、図7の チップと異なる多数のチップを用いた構成図である。
 - 【図9】従来の【Cチップの構成を示す図である。 【符号の説明】
 - 1 ワイヤボンディングパッド
- - 3 バンプ
 - 4 配線
 - 5 外部端子取り出しのための I CチップAのバッド
 - 6 充填樹脂
 - 7 バイポーラ素子部分
 - A ICチップ
 - B ICチップ



特開平5-109977



(6)



-IC チップC

特開平5-109977

(7) [図9] 000000000 **□**~ (a) d -ICチップC 0000000000 000000000 0

0 0000000 0000000000

(P)

[公報種別] 特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 [発行日] 平成8年(1996)10月18日

【公開番号】特開平5-109977 【公開日】平成5年(1993)4月30日 【年通号数】公開特許公報5-1100 【出願番号】特願平3-270864 【国際特許分類第6版】

H01L 25/065

25/07

25/18

[FI]

HO1L 25/08

B 7220-4M

【手続補正書】

【提出日】平成7年7月4日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正内容】

【0010】図1において、1CチップBは通常のIC製造に用いられる少なくとも1つの主面を、鏡面研磨したシリコンウエハを通常の酸化工程を通して表面を酸化したのち、A1の蒸着と、その後の写真製版工程によりパッド2、ワイヤボンディングパッド1および前記パッド2とワイヤボンディングパッド1を接続する配線4を形成する。次に、パッド2の部分に写真製版と化学的メッキにより、パッド2の上に金のパンプ3を約7μmの厚さに形成する。この厚さ(10μm以下)は、通常の

写真製版で形成可能な写真製版の感光性レジスト膜の限界で、これ以上厚い膜厚を得るには特別な技術、装置を必要とする。また、本例ではバンプ3の厚さを 7μ mとしたが、これはI C f